正文

上拉輸入和下拉輸入的區(qū)別（上拉輸入和下拉輸入的區(qū)別在哪）

發(fā)布時間：2023-04-22 06:39:09 稿源：創(chuàng)意嶺閱讀： 64

大家好！今天讓創(chuàng)意嶺的小編來大家介紹下關(guān)于上拉輸入和下拉輸入的區(qū)別的問題，以下是小編對此問題的歸納整理，讓我們一起來看看吧。

開始之前先推薦一個非常厲害的Ai人工智能工具，一鍵生成原創(chuàng)文章、方案、文案、工作計(jì)劃、工作報告、論文、代碼、作文、做題和對話答疑等等

只需要輸入關(guān)鍵詞，就能返回你想要的內(nèi)容，越精準(zhǔn)，寫出的就越詳細(xì)，有微信小程序端、在線網(wǎng)頁版、PC客戶端

官網(wǎng)：https://ai.de1919.com。

創(chuàng)意嶺作為行業(yè)內(nèi)優(yōu)秀的企業(yè)，服務(wù)客戶遍布全球各地，如需了解SEO相關(guān)業(yè)務(wù)請撥打電話175-8598-2043，或添加微信：1454722008

本文目錄:

1、對于普通的單片機(jī)I/O，輸入口具有上拉和下拉能力是什么意思?。客呤纸忉屜?！
2、CC2430里面的高阻輸入和上下拉輸入是什么概念？有什么區(qū)別？
3、STM32的GPIO口的幾種輸入輸出模式的區(qū)別和適用場合，有詳細(xì)的解說嗎
4、上拉電阻和下拉電阻的用處和區(qū)別是什么?

上拉輸入和下拉輸入的區(qū)別（上拉輸入和下拉輸入的區(qū)別在哪）

一、對于普通的單片機(jī)I/O，輸入口具有上拉和下拉能力是什么意思??？望高手解釋下！

簡單來說，上拉是接高電平（一般是＋5V）；下拉是低電平（一般是接地）。所謂上拉能力是說單片機(jī)內(nèi)部有電阻，外部可以直接接＋5V。若沒有上拉電阻，外部接高電平時就要接一個電阻了。

二、CC2430里面的高阻輸入和上下拉輸入是什么概念？有什么區(qū)別？

高阻輸入就是斷路上下拉輸入就是當(dāng)引腳配置為輸入時當(dāng)沒有輸入時引腳電平為高就是上拉引腳電平為低就是下拉

三、STM32的GPIO口的幾種輸入輸出模式的區(qū)別和適用場合，有詳細(xì)的解說嗎

① 浮空輸入_IN_FLOATING

② 帶上拉輸入_IPU

③ 帶下拉輸入_IPD

④ 模擬輸入_AIN

⑤ 開漏輸出_OUT_OD

⑥ 推挽輸出_OUT_PP

⑦ 復(fù)用功能的推挽輸出_AF_PP

⑧ 復(fù)用功能的開漏輸出_AF_OD

首先，一個外設(shè)經(jīng)過 ①配置輸入的時鐘和 ②初始化后即被激活(開啟)；③如果使用該外設(shè)的輸入輸出管腳，則需要配置相應(yīng)的GPIO端口（否則該外設(shè)對應(yīng)的輸入輸出管腳可以做普通GPIO管腳使用）；④再對外設(shè)進(jìn)行詳細(xì)配置。

對應(yīng)到外設(shè)的輸入輸出功能有下述三種情況：

① 外設(shè)對應(yīng)的管腳為輸出：需要根據(jù)外圍電路的配置選擇對應(yīng)的管腳為復(fù)用功能的推挽輸出或復(fù)用功能的開漏輸出。

② 外設(shè)對應(yīng)的管腳為輸入：則根據(jù)外圍電路的配置可以選擇浮空輸入、帶上拉輸入或帶下拉輸入。

③ ADC對應(yīng)的管腳：配置管腳為模擬輸入。

如果把端口配置成復(fù)用輸出功能，則引腳和輸出寄存器斷開，并和片上外設(shè)的輸出信號連接。將管腳配置成復(fù)用輸出功能后，如果外設(shè)沒有被激活，那么它的輸出將不確定。

四、上拉電阻和下拉電阻的用處和區(qū)別是什么?

一、上拉電阻的作用：

在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻以降低輸入阻抗，提供泄荷通路。芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強(qiáng)抗干擾能力；提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。

二、下拉電阻的作用：

提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時需要加上拉或下拉，以免收到隨機(jī)電平而影響電路工作。

同樣如果輸出端處于被動狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。

三、區(qū)別：

1、含義不同；

上拉電阻：將一個不確定的信號，通過一個電阻與電源VCC相連，固定在高電平；

下拉電阻：將一個不確定的信號，通過一個電阻與地GND相連，固定在低電平；

2、作用不同：

上拉是對器件注入電流；灌電流；當(dāng)一個接有上拉電阻的IO端口設(shè)置為輸入狀態(tài)時，它的常態(tài)為高電平；

下拉電阻：下拉是從器件輸出電流；拉電流；當(dāng)一個接有下拉電阻的IO端口設(shè)置為輸入狀態(tài)時，它的常態(tài)為低電平；

上拉輸入和下拉輸入的區(qū)別（上拉輸入和下拉輸入的區(qū)別在哪）

原理

在上拉電阻所連接的導(dǎo)線上，如果外部組件未啟用，上拉電阻則“微弱地”將輸入電壓信號“拉高”。當(dāng)外部組件未連接時，對輸入端來說，外部“看上去”就是高阻抗的。這時，通過上拉電阻可以將輸入端口處的電壓拉高到高電平。如果外部組件啟用，它將取消上拉電阻所設(shè)置的高電平。通過這樣，上拉電阻可以使引腳即使在未連接外部組件的時候也能保持確定的邏輯電平。

以上內(nèi)容參考：百度百科-上拉電阻

以上就是關(guān)于上拉輸入和下拉輸入的區(qū)別相關(guān)問題的回答。希望能幫到你，如有更多相關(guān)問題，您也可以聯(lián)系我們的客服進(jìn)行咨詢，客服也會為您講解更多精彩的知識和內(nèi)容。