正文

ip設(shè)計(jì)用什么軟件（ip設(shè)計(jì)用什么軟件做）

發(fā)布時(shí)間：2023-03-02 10:00:11 稿源：創(chuàng)意嶺閱讀： 101 問大家

大家好！今天讓創(chuàng)意嶺的小編來大家介紹下關(guān)于ip設(shè)計(jì)用什么軟件的問題，以下是小編對此問題的歸納整理，讓我們一起來看看吧。

創(chuàng)意嶺作為行業(yè)內(nèi)優(yōu)秀的企業(yè)，服務(wù)客戶遍布全球各地，相關(guān)業(yè)務(wù)請撥打電話：175-8598-2043，或添加微信：1454722008

文章目錄列表:

1、IP行業(yè)是做什么的？
2、ps可以從事什么職業(yè)？
3、什么是ip設(shè)計(jì)
4、fpga設(shè)計(jì)輸入最經(jīng)常有哪幾種輸入模式

ip設(shè)計(jì)用什么軟件（ip設(shè)計(jì)用什么軟件做）_1

一、IP行業(yè)是做什么的？

IP（IntellectualProperty）就是常說的知識產(chǎn)權(quán)。美國Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC、ASSP、PLD等當(dāng)中，并且是預(yù)先設(shè)計(jì)好的電路功能模塊。IP、固IP和硬IP。\x0d\x0a\x0d\x0a軟IP用計(jì)算機(jī)高級語言的形式描述功能塊的行為，但是并不涉及用什么電路和電路元件實(shí)現(xiàn)這些行為。軟IP的最終產(chǎn)品基本上與通常的應(yīng)用軟件大同小異，開發(fā)過程與應(yīng)用軟件也十分相象，只是所需的開發(fā)軟、硬件環(huán)境，尤其工具軟件要昂貴很多。軟IP的設(shè)計(jì)周期短，設(shè)計(jì)投入少，由于不涉及物理實(shí)現(xiàn)，為后續(xù)設(shè)計(jì)留有很大的發(fā)揮空間，增大了IP的靈活性和適應(yīng)性。當(dāng)然軟IP的一個不可避免的弱點(diǎn)是：會有一定比例的后續(xù)工序無法適應(yīng)軟IP設(shè)計(jì)，從而造成一定程度的軟IP修正。\x0d\x0a\x0d\x0a固IP是完成了綜合的功能塊，有較大的設(shè)計(jì)深度，以網(wǎng)表的形式提交客戶使用。如果客戶與固IP使用同一個生產(chǎn)線的單元庫，IP的成功率會比較高。\x0d\x0a\x0d\x0a硬IP提供設(shè)計(jì)的最終階段產(chǎn)品：掩膜。隨著設(shè)計(jì)深度的提高，后續(xù)工序所需要做的事情就越少，當(dāng)然，靈活性也就越少。不同的客戶可以根據(jù)自己的需要訂購不同的IP產(chǎn)品。

二、ps可以從事什么職業(yè)？

Photoshop是圖片處理軟件,憑借多年的實(shí)戰(zhàn)經(jīng)驗(yàn),學(xué)會了ps可以勝任一下幾種工作:

1.最好的就是去廣告公司擔(dān)任平面設(shè)計(jì)師了，工資高

2.去影樓做照片后期處理,比如美白、磨皮、制作相冊之類的

三、什么是ip設(shè)計(jì)

廣義上IP即知識產(chǎn)權(quán)，具有一定影響力和品牌形象等等的知識產(chǎn)權(quán),通過IP授權(quán)或販賣可以獲得巨大的市場盈利。普通來說就是將已知或未知的生物動物植物等結(jié)合品牌文化設(shè)計(jì)成符合品牌特質(zhì)的卡通形象，并賦予吉祥物性別、性格、出身、故事等人物屬性標(biāo)簽，簡稱為卡通IP形象設(shè)計(jì)，屬于品牌vi設(shè)計(jì)中的一部分。

卡通形象IP的商業(yè)價(jià)值

1、可用于產(chǎn)品包裝，使包裝更具特色和識別性；

2、可用于電商產(chǎn)品詳情頁和線下店鋪文化墻；

3、可制作成玩偶、公仔等，用于禮品贈送和游戲互動；

4、可制作成表情包，用于QQ、微信、微博、B站等社交平臺的傳播、互動；

5、可制作漫畫或動漫視頻，通過卡通形象IP傳播品牌故事、品牌文化、品牌價(jià)值觀；

6、卡通形象IP進(jìn)行版權(quán)登記后，可進(jìn)行IP授權(quán)（例如授權(quán)其他公司開發(fā)游戲、電影、手辦等）、轉(zhuǎn)讓，獲得收益。

一個優(yōu)秀的品牌IP卡通形象設(shè)計(jì)，可以通過品牌塑造將產(chǎn)品或企業(yè)的商業(yè)價(jià)值最大化。

四、fpga設(shè)計(jì)輸入最經(jīng)常有哪幾種輸入模式

① 原理圖輸入

原始的數(shù)字系統(tǒng)電路的設(shè)計(jì)可能大家還不可能想象，是用筆和紙一個個邏輯門電路甚至晶體管搭建起來的，這樣的方式我們稱作原理圖的輸入方式。那個時(shí)候，硬件工程師們會圍繞的坐在一塊，拿著圖紙來討論電路。幸虧那時(shí)候的數(shù)字電路的還不是很復(fù)雜，要是放到今天，稍微大一點(diǎn)的系統(tǒng)，也算得上是浩大工程，稍微有點(diǎn)電路要修改的話，這個時(shí)候你要是一個沒耐心或是一個急性子的人可能就就會喪失對這個領(lǐng)域的興趣。話說回來，那個年代出來的老工程師們，電路基礎(chǔ)功夫確實(shí)很扎實(shí)。

事情總是朝著好的方向發(fā)展的，后來出現(xiàn)了大型計(jì)算機(jī)，工程師們開始將最原始的打孔的編程方式運(yùn)用到數(shù)字電路設(shè)計(jì)當(dāng)中，來記錄我們手工繪畫的電路設(shè)計(jì)，后來存儲設(shè)備也開始用上了，從卡片過度到了存儲文本文件了，那個時(shí)候網(wǎng)表文件大致是起于那個時(shí)候。

需要注意的問題是原理圖和網(wǎng)表文件的關(guān)系，原理圖是我們最開始方便我們設(shè)計(jì)的一個輸入方式，而網(wǎng)表文件是計(jì)算機(jī)傳遞原理圖信息給下一道流程或是給仿真平臺進(jìn)行原理圖描述仿真用的。設(shè)計(jì)輸入方式不一樣，但是對于功能仿真來講，最終進(jìn)度到仿真核心的應(yīng)該是同一個文件，那么這個文件就是網(wǎng)表文件了。

有了計(jì)算機(jī)的輔助，數(shù)字電路設(shè)計(jì)起來可以說進(jìn)步了一大截，但是如果依然全部是基于邏輯門晶體管的話，還是比較繁瑣。于是后來出現(xiàn)了符號庫，庫里包含一些常用的具有通行的器件，比如D觸發(fā)器類的等等，并隨著需求的發(fā)展，這些符號庫不斷的在豐富。與在原理圖里利用這些符號庫構(gòu)建電路對應(yīng)的是，由原理圖得到的這個網(wǎng)表文件的描述方式也相應(yīng)的得到擴(kuò)展，那么這里網(wǎng)表文件里對電路符號的描述就是最開始的原語了。

作為最原始的數(shù)字電路ASIC設(shè)計(jì)輸入的方式，并從ASIC設(shè)計(jì)流程延續(xù)到FPGA的設(shè)計(jì)流程，有著它與生俱來的優(yōu)點(diǎn)，就是直觀性、簡潔性，以致目前依然還在使用。但是需要注意的是，這也是相對的，具體討論見下一小節(jié)。

② HDL輸入

HDL全稱是硬件描述語言Hardware Description Language，這種輸入方式要追溯的話得到20世紀(jì)90年代初了。當(dāng)時(shí)的數(shù)字電路的規(guī)模已足以讓按照當(dāng)時(shí)的輸入方式進(jìn)行門級抽象設(shè)計(jì)顧左顧不了右了，一不小心很容易出錯，而且得進(jìn)行多層次的原理圖切割，最為關(guān)鍵的是如何能做到在更抽象的層次上描述數(shù)字電路。

于是一些EDA開始提供一種文本形式的，非常嚴(yán)謹(jǐn)，不易出錯的HDL輸入方式開始提供了。特別是在1980年的時(shí)候，美國軍方發(fā)起來超高速集成電路（Very-High-Speed Integrated Circuit）計(jì)劃，就是為了在部隊(duì)中裝備中大規(guī)模需求的數(shù)字電路的設(shè)計(jì)開發(fā)效率，那么這個VHSIC硬件描述語言就是我們現(xiàn)在的VHDL語言，它也是最早成為硬件描述語言的標(biāo)準(zhǔn)的。與之相對的是晚些時(shí)間民間發(fā)起的Verilog，后來到1995年的時(shí)候，它的第一個版本的IEEE標(biāo)準(zhǔn)才出臺，但是沿用至今。

前面提到HDL語言具有不同層次上的抽象，這些抽象層有開關(guān)級、邏輯門級、RTL級、行為級和系統(tǒng)級，如圖3。其中開關(guān)級、邏輯門級又叫結(jié)構(gòu)級，直接反映的是結(jié)構(gòu)上的特性，大量的使用原語調(diào)用，很類似最開始原理圖轉(zhuǎn)成門級網(wǎng)表。RTL級又可稱為功能級。

HDL語言除了前面提到的兩種外，歷史上也出現(xiàn)了其他的HDL語言，有ABEL、AHDL、硬件C語言（System C語言、Handle-C）、System verilog等。其中ABEL和AHDL算是早期的語言，因?yàn)橄啾惹懊鎯煞N語言來講，或多或少都有些致命的缺陷而在小范圍內(nèi)使用或者直接淘汰掉了。而因?yàn)閂HDL和Verilog在仿真方面具有仿真時(shí)間長的缺陷，System verilog和硬件C語言產(chǎn)生了，從圖3看，System Verilog是在系統(tǒng)級和行為級上為Verilog做補(bǔ)充，同時(shí)硬件C語言產(chǎn)生的原因還有就是有種想把軟件和硬件設(shè)計(jì)整合到一個平臺下的思想。

③ IP（Intellectual Property）核

什么是IP核？任何實(shí)現(xiàn)一定功能的模塊叫做IP（Intellectual Property）。這里把IP核作為一種輸入方式單獨(dú)列出來，主要考慮到完全用IP核確實(shí)是可以形成一個項(xiàng)目。它的產(chǎn)生可以說是這樣的一個逆過程。

在隨著數(shù)字電路的規(guī)模不斷擴(kuò)大的時(shí)候，面對一個超級大的工程，工程師們可能是達(dá)到一種共識，將這規(guī)模巨大而且復(fù)雜的設(shè)計(jì)經(jīng)常用到的具有一定通用性的功能給獨(dú)立出來，可以用來其他設(shè)計(jì)。當(dāng)下一次設(shè)計(jì)的時(shí)候，發(fā)現(xiàn)這些組裝好的具有一定功能的模塊確實(shí)挺好用的，于是越來越多的這種具有一定功能的模塊被提取出來，甚至工程師之間用來交換，慢慢大家注意到它的知識產(chǎn)權(quán)，于是一種叫做IP知識產(chǎn)權(quán)的東西出來了，于是集成電路一個全新領(lǐng)域（IP設(shè)計(jì)）產(chǎn)生了。

IP按照來源的不同可以分為三類，第一種是來自前一個設(shè)計(jì)的內(nèi)部創(chuàng)建模塊，第二種是FPGA廠家，第三種就是來自IP廠商；后面兩種是我們關(guān)注的，這是我們進(jìn)行零開發(fā)時(shí)考慮的現(xiàn)有資源問題，先撇開成本問題，IP方式的開發(fā)對項(xiàng)目周期非常有益的，這也是在FPGA應(yīng)用領(lǐng)域章節(jié)陳列相關(guān)FPGA廠家IP資源的原因。

FPGA廠家和IP廠商可以在FPGA開發(fā)的不同時(shí)期提供給我們的IP。我們暫且知道他們分別是未加密的RTL級IP、加密的RTL級IP、未經(jīng)布局布線的網(wǎng)表級IP、布局布線后的網(wǎng)表級IP。他們的含義在后面陸續(xù)介紹FPGA的開發(fā)步驟的時(shí)候，相信大家能夠恍然大悟。需要說明的是，越是FPGA靠前端步驟的時(shí)候提供的IP，他的二次開發(fā)性就越好，但是它的性能可能是個反的過程，同時(shí)也越貴，畢竟任何一個提供者也不想將自己的源碼程序提供給他者，但是為了不讓客戶走向其他商家，只能提高價(jià)賣了，同時(shí)加上一些法律上的協(xié)議保護(hù)。那么越朝FPGA開發(fā)步驟的后端，情況就相反了，越是后端，IP核就會進(jìn)一步做優(yōu)化，性能就越好，但是一些客戶不要的功能就不好去了。

FPGA廠商提供一般常用的IP核，畢竟為了讓大家用他們家的芯片，但是一些特殊需要的IP核還是需要付費(fèi)的。當(dāng)然這里需要說明的是FPGA廠商的IP是很少可以交叉用的，這一點(diǎn)很容易想，對廠家來講不會做這種給競爭者提供服務(wù)事情的。IP廠商一般會高價(jià)的提供未加密的RTL級源碼，有時(shí)FPGA廠商為了擴(kuò)大芯片市場占有率，會購買第三方的IP做進(jìn)一步的處理后免費(fèi)提給該FPGA芯片使用者的。

以上就是關(guān)于ip設(shè)計(jì)用什么軟件相關(guān)問題的回答。希望能幫到你，如有更多相關(guān)問題，您也可以聯(lián)系我們的客服QQ: 1454722008（同微信）進(jìn)行咨詢，客服也會為您講解更多精彩的知識和內(nèi)容。