總線的獨(dú)立請求方式優(yōu)點(diǎn)是（總線的獨(dú)立請求方式優(yōu)點(diǎn)是()）

大家好！今天讓創(chuàng)意嶺的小編來大家介紹下關(guān)于總線的獨(dú)立請求方式優(yōu)點(diǎn)是的問題，以下是小編對此問題的歸納整理，讓我們一起來看看吧。

開始之前先推薦一個(gè)非常厲害的Ai人工智能工具，一鍵生成原創(chuàng)文章、方案、文案、工作計(jì)劃、工作報(bào)告、論文、代碼、作文、做題和對話答疑等等

只需要輸入關(guān)鍵詞，就能返回你想要的內(nèi)容，越精準(zhǔn)，寫出的就越詳細(xì)，有微信小程序端、在線網(wǎng)頁版、PC客戶端

官網(wǎng)：https://ai.de1919.com

本文目錄:

• 1、計(jì)算機(jī)組成原理(六)總線

• 2、總線仲裁方式

• 3、計(jì)算機(jī)組成原理（2）

• 4、系統(tǒng)總線

一、計(jì)算機(jī)組成原理(六)總線

總線是一組能為多個(gè)部件分時(shí)共享的公共信息傳送線路。

總線的特性

優(yōu)點(diǎn)：只需要一條傳輸線，成本低廉，廣泛應(yīng)用于長距離傳輸；應(yīng)用于計(jì)算機(jī)內(nèi)部時(shí)，可以節(jié)省布線空間。

缺點(diǎn)：在數(shù)據(jù)發(fā)送和接收的時(shí)候要進(jìn)行拆卸和裝配，要考慮串行-并行轉(zhuǎn)換的問題。

優(yōu)點(diǎn)：總線的邏輯時(shí)序比較簡單，電路實(shí)現(xiàn)起來比較容易。

缺點(diǎn)：信號線數(shù)量多，占用更多的布線空間；遠(yuǎn)距離傳輸成本高昂；由于工作頻率較高時(shí)，并行的信號線之間會產(chǎn)生嚴(yán)重干擾，對每條線等長的要求也越高，所以無法持續(xù)提升工作頻率。

片內(nèi)總線是芯片內(nèi)部的總線。它是CPU芯片內(nèi)部寄存器與寄存器之間、寄存器與ALU之間的公共連接線。

系統(tǒng)總線是計(jì)算機(jī)系統(tǒng)內(nèi)各功能部件（CPU、主存、I/O接口）之間相互連接的總線。按系統(tǒng)總線傳輸信息內(nèi)容的不同，又可分為3類：數(shù)據(jù)總線、地址總線和控制總線。

通信總線是用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如遠(yuǎn)程通信設(shè)備、測試設(shè)備）之間信息傳送的總線，通信總線也稱為外部總線。

總線結(jié)構(gòu)分為單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和三總線結(jié)構(gòu)等

結(jié)構(gòu)：CPU、主存、I/O設(shè)備（通過I/O接口）都連接在一組總線上，允許I/O設(shè)備之間、I/O設(shè)備和CPU之間或I/O設(shè)備與主存之間直接交換信息。

結(jié)構(gòu)：雙總線結(jié)構(gòu)有兩條總線，一條是主存總線，用于CPU、主存和通道之間進(jìn)行數(shù)據(jù)傳送；另一條是I/O總線，用于多個(gè)外部設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送。

結(jié)構(gòu)：三總線結(jié)構(gòu)是在計(jì)算機(jī)系統(tǒng)各部件之間采用3條各自獨(dú)立的總線來構(gòu)成信息通路，這3條總線分別為主存總線、I/O總線和直接內(nèi)存訪問DMA總線。

一次總線操作所需的時(shí)間（包括申請階段、尋址階段、傳輸階段和結(jié)束階段），通常由若干個(gè)總線時(shí)鐘周期構(gòu)成。

即機(jī)器的時(shí)鐘周期。計(jì)算機(jī)有一個(gè)統(tǒng)一的時(shí)鐘，以控制整個(gè)計(jì)算機(jī)的各個(gè)部件，總線也要受此時(shí)鐘的控制。

總線上各種操作的頻率，為總線周期的倒數(shù)。 若總線周期=N個(gè)時(shí)鐘周期，則總線的工作頻率=時(shí)鐘頻率/N 。實(shí)際上指 一秒內(nèi)傳送幾次數(shù)據(jù) 。

即機(jī)器的時(shí)鐘頻率，為時(shí)鐘周期的倒數(shù)。 若時(shí)鐘周期為T，則時(shí)鐘頻率為1/T 。實(shí)際上指 一秒內(nèi)有多少個(gè)時(shí)鐘周期 。

又稱為總線位寬，它是總線上同時(shí)能夠傳輸?shù)臄?shù)據(jù)位數(shù)，通常是指數(shù)據(jù)總線的根數(shù)，如32根稱為32位（bit）總線。

可理解為總線的數(shù)據(jù)傳輸率，即 單位時(shí)間內(nèi)總線上可傳輸數(shù)據(jù)的位數(shù) ，通常用每秒鐘傳送信息的字節(jié)數(shù)來衡量，單位可用字節(jié)/秒（B/s）表示。

總線復(fù)用是指一種信號線在不同的時(shí)間傳輸不同的信息?？梢允褂幂^少的線傳輸更多的信息，從而節(jié)省了空間和成本

地址總線、數(shù)據(jù)總線和控制總線3種總線數(shù)的總和稱為信號線數(shù)。

操作和定時(shí)主要解決占用總線的一對設(shè)備如何進(jìn)行數(shù)據(jù)傳輸這個(gè)問題

總線定時(shí)是指總線在雙方交換數(shù)據(jù)的過程中需要時(shí)間上配合關(guān)系的控制，這種控制稱為總線定時(shí)，它的實(shí)質(zhì)是一種協(xié)議或規(guī)則

同步定時(shí)方式是指系統(tǒng)采用一個(gè)統(tǒng)一的時(shí)鐘信號來協(xié)調(diào)發(fā)送和接收雙方的傳送定時(shí)關(guān)系。若干個(gè)時(shí)鐘產(chǎn)生相等的時(shí)間間隔，每個(gè)間隔構(gòu)成一個(gè)總線周期。在一個(gè)總線周期中，發(fā)送方和接收方可進(jìn)行一次數(shù)據(jù)傳送。因?yàn)椴捎媒y(tǒng)一的時(shí)鐘，每個(gè)部件或設(shè)備發(fā)送或接收信息都在固定的總線傳送周期中，一個(gè)總線的傳送周期結(jié)束，下一個(gè)總線傳送周期開始。

優(yōu)點(diǎn)：傳送速度快，具有較高的傳輸速率；總線控制邏輯簡單。

缺點(diǎn)：主從設(shè)備屬于強(qiáng)制性同步；不能及時(shí)進(jìn)行數(shù)據(jù)通信的有效性檢驗(yàn)，可靠性較差。

在異步定時(shí)方式中，沒有統(tǒng)一的時(shí)鐘，也沒有固定的時(shí)間間隔，完全依靠傳送雙方相互制約的“握手”信號來實(shí)現(xiàn)定時(shí)控制。主設(shè)備提出交換信息的“請求”信號，經(jīng)接口傳送到從設(shè)備；從設(shè)備接到主設(shè)備的請求后，通過接口向主設(shè)備發(fā)出“回答”信號。

根據(jù)“請求”和“回答”信號的撤銷是否互鎖，分為以下3種類型。

主設(shè)備發(fā)出“請求”信號后，不必等到接到從設(shè)備的“回答”信號，而是經(jīng)過一段時(shí)間，便撤銷“請求”信號。而從設(shè)備在接到“請求”信號后，發(fā)出“回答”信號，并經(jīng)過一段時(shí)間，自動撤銷“回答”信號。雙方不存在互鎖關(guān)系。

主設(shè)備發(fā)出“請求”信號后，必須待接到從設(shè)備的“回答”信號后，才撤銷“請求”信號，有互鎖的關(guān)系。而從設(shè)備在接到“請求”信號后，發(fā)出“回答”信號，但不必等待獲知主設(shè)備的“請求”信號已經(jīng)撤銷，而是隔一段時(shí)間后自動撤銷“回答”信號，不存在互鎖關(guān)系。

主設(shè)備發(fā)出“請求”信號后，必須待從設(shè)備“回答”后，才撤銷“請求”信號；從設(shè)備發(fā)出“回答”信號，必須待獲知主設(shè)備“請求”信號已撤銷后，再撤銷其“回答”信號。雙方存在互鎖關(guān)系。

根據(jù)總線在計(jì)算機(jī)系統(tǒng)中的位置，可分為

二、總線仲裁方式

按總線仲裁電路的位置不同，可以分為集中式仲裁和分布式仲裁

多個(gè)功能模塊爭用總線時(shí)，必須由總線仲裁部件選擇一個(gè)主設(shè)備使用總線

總線占用期：主方持續(xù)控制總線的時(shí)間

特點(diǎn)： 總線上任意一設(shè)備要求使用總線時(shí)，通過BR線向仲裁器發(fā)出請求，中央仲裁器接到信號后，在BS線為“0”的情況下讓計(jì)時(shí)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備，當(dāng)設(shè)備結(jié)構(gòu)的設(shè)備地址判別電路發(fā)現(xiàn)地址線上的計(jì)數(shù)值與請求總線的設(shè)備地址一致時(shí)，該設(shè)備獲得“1”BS線，獲得總線使用權(quán)，中止計(jì)數(shù)查詢

特點(diǎn)： 每個(gè)設(shè)備都有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備需要使用總線時(shí)，發(fā)出請求信號，中央仲裁器的排隊(duì)電路決定首先響應(yīng)哪個(gè)設(shè)備的請求，給予授權(quán)信號BGi

優(yōu)點(diǎn)： 響應(yīng)時(shí)間快，花費(fèi)時(shí)間少，對優(yōu)先次序控制靈活，可以通過屏蔽某個(gè)請求的方法，不響應(yīng)來自無效設(shè)備的請求。當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請求方式

分布式仲裁不需要中央仲裁器，由分布在各部件中的多個(gè)仲裁器競爭使用總線

每個(gè)潛在的主模塊都有自己的仲裁器和唯一的仲裁號，通過仲裁總線上仲裁號的比較，決定可占用總線的部件

分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)

工作過程：

設(shè)備請求總線 讀取仲裁總線上的設(shè)備號（該設(shè)備號為正在使用總線設(shè)備的設(shè)備號）與本設(shè)備號比較,若本設(shè)備優(yōu)先級低，不能獲取總線 不斷比較；若本設(shè)備優(yōu)先級高 向仲裁總線送出設(shè)備號 獲得總線控制權(quán)

三、計(jì)算機(jī)組成原理（2）

取地址，雖然是地址，但是cpu在取的時(shí)候只是數(shù)兒而已，所以是用數(shù)據(jù)總線

usb主要是通信功能，數(shù)據(jù)功能，通電……不至于

總線就是機(jī)器、部件、機(jī)器部件彼此通信的通道

分為串行通訊（單條1位寬，一位一位按照順序分時(shí)傳送）、并行通訊（比如八條線）

并行通訊適用于近距離的，前者是遠(yuǎn)距離，都是距離越遠(yuǎn)效率越低，短距離內(nèi)并行數(shù)據(jù)速率高

系統(tǒng)總線（數(shù)據(jù)總線）可以傳輸：指令、操作數(shù)（其實(shí)是一回事兒）

進(jìn)入cpu的只能是數(shù)據(jù)線

中斷類型號：從外設(shè)到cpu，還是從數(shù)據(jù)總線進(jìn)去的，轉(zhuǎn)中斷處理

握手信號：控制總線來管理（層次更低）

tcp有鏈接，必須握手

udp無連接

cpu插板

引腳（就是一個(gè)通道或者說是接口吧）（連接主線的接入點(diǎn)）

主存插板（內(nèi)存條）

io插板

bus就在pcd板內(nèi)，線路板的作用歸結(jié)集成到一起

很多已經(jīng)直接將對應(yīng)的芯片安裝在主板上，很多插卡已經(jīng)做成了專用芯片，減少了插槽，使其結(jié)構(gòu)更加合理

機(jī)械特性

1.機(jī)械連接方式

電氣特性

2.每一根線上傳輸信號的方向和有效電平范圍，cpu發(fā)出的是輸出，送入的輸入，地址總線是單向輸出線，數(shù)據(jù)總線是雙向傳輸線，高電平是1，低電平是0，控制總線都是單向，有輸入和輸出

功能特性

3.每根傳輸線的功能，地址總線指出地址碼，數(shù)據(jù)總線傳遞數(shù)據(jù)，控制總線發(fā)出控制信號（向或是從cpu發(fā)出的）

時(shí)間特性

4.總線中的一根什么時(shí)間內(nèi)有效，有效時(shí)序

總線寬度：數(shù)據(jù)線的根數(shù)

總線帶寬：單位時(shí)間總線上傳輸?shù)臄?shù)據(jù)的位數(shù)，也即是每秒傳輸信息的字節(jié)數(shù)

標(biāo)準(zhǔn)傳輸率：每秒傳輸?shù)淖畲笞止?jié)數(shù)

時(shí)鐘同步/異步：同步或者不同步（與時(shí)鐘）

總線復(fù)用：分時(shí)復(fù)用地址線和數(shù)據(jù)線（地址接收，數(shù)據(jù)接收，數(shù)據(jù)發(fā)送）（歸根結(jié)底是因?yàn)榻邮瞻l(fā)送的借口復(fù)雜）（也就是地址線和數(shù)據(jù)線用一組物理線路）

信號線數(shù)：地址線、數(shù)據(jù)線和控制線的總和

總線控制方式：并發(fā)、自動、仲裁（處理同時(shí)請求）、邏輯、計(jì)數(shù)

負(fù)載能力：可以連接的擴(kuò)增電路板的數(shù)量

pcie、usb、agp、rs232是常見的總線

crt顯示器

usb：即插即用，帶電操作，熱插拔

級聯(lián)方式連接多臺外設(shè)，一轉(zhuǎn)多

通信總線，連接不同外設(shè)

同時(shí)只能傳輸一位數(shù)據(jù)（因?yàn)槭谴械模?/p>

存儲總線可支持突發(fā)傳送方式（運(yùn)用局部性訪問一部分地域，快于隨機(jī)訪問（只是一個(gè)字節(jié)））（burst）

總線之間通過橋接器相連（控制器）

pci是串行

多個(gè)部件同時(shí)提出總線請求——總線判優(yōu)控制——仲裁

bg——總線同意

br——總線請求

bs——總線忙

有無控制功能可以分為主設(shè)備和從設(shè)備

總線判優(yōu)控制分為集中式和分布式，前者將控制邏輯集中在一處，后者將控制邏輯分散在與總線連接的各個(gè)部件設(shè)備上

1鏈?zhǔn)讲樵冎芯嚯x控制部件最近的設(shè)備具有最高的優(yōu)先級，只需幾根線就能實(shí)現(xiàn)優(yōu)先次序，容易擴(kuò)充設(shè)備，但對電路設(shè)備敏感，優(yōu)先級別低的設(shè)備很難獲得請求

2計(jì)時(shí)器定時(shí)查詢，br總線請求，總線控制部件接收到br請求信號后，其計(jì)數(shù)器開始計(jì)數(shù)，通過地址線向設(shè)備發(fā)出地址信號，當(dāng)某個(gè)請求占用總線的設(shè)備地址與計(jì)數(shù)值一致時(shí)就獲得總線使用權(quán)，計(jì)數(shù)可以從0開始，優(yōu)先次序被固定就不變，也可以從上一次終點(diǎn)開始，即循環(huán)方法，此時(shí)設(shè)備使用總線的優(yōu)先級相等，初始值也可以從程序設(shè)置，對故障容錯(cuò)高

3獨(dú)立請求方式

設(shè)備請求時(shí)就發(fā)送信號，總線控制部件中有一排電路，可根據(jù)優(yōu)先次序確定響應(yīng)設(shè)備請求，響應(yīng)速度快，優(yōu)先次序控制靈活，但是控制線數(shù)量多，復(fù)雜

總而言之是鏈?zhǔn)绞莾筛?，?jì)數(shù)器查詢是 logn（允許接納的最大設(shè)備數(shù)），獨(dú)立請求是 2n

先發(fā)送地址，然后是讀取允許的命令，然后是讀數(shù)據(jù)（這些都是發(fā)起），最后有結(jié)束時(shí)刻

發(fā)送地址，把數(shù)據(jù)放在總線上，開始讀取，但是要維持?jǐn)?shù)據(jù)，寫就是向低速設(shè)備上寫

連續(xù)的時(shí)候只發(fā)起一個(gè)地址，其他就是讀的操作（操作要分開）

眾多部件爭奪總線使用權(quán)的時(shí)候就應(yīng)該是按照優(yōu)先等級來解決，在通信時(shí)間上就應(yīng)該按照分時(shí)方式來處理，就是獲得使用權(quán)的先后順序

一次總線操作的時(shí)間就稱之為總線操作，分為幾個(gè)階段

1.申請分配階段，由需要使用的模塊提出申請，然后總線的仲裁機(jī)構(gòu)決定

2.尋址階段，取得了使用權(quán)的模塊通過總線發(fā)出本次要訪問的地址和有關(guān)命令，啟動從模塊（也就是目標(biāo)）

3.傳數(shù)階段，主模塊和從模塊進(jìn)行數(shù)據(jù)交換，這個(gè)是經(jīng)由數(shù)據(jù)總線

4.結(jié)束階段，所有的主模塊信息從系統(tǒng)總線上撤除，也就讓出了總線使用權(quán)

解決問題：如何讓雙方獲知傳輸開始結(jié)束，通信雙方如何協(xié)調(diào)配合，

1.同步通信

通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送稱為同步通信，所謂時(shí)標(biāo)，由cpu的總線控制部件來發(fā)出，送到總線的所有部件上，也可以由各自的時(shí)序發(fā)生器來發(fā)出，但是必須由總線控制部件發(fā)出的時(shí)鐘信號對其進(jìn)行同步

cpu在t1上升沿發(fā)出了地址信息，在t2上升沿發(fā)出了讀命令（與地址信號相符合的輸入設(shè)備按照命令進(jìn)行一系列內(nèi)部操作，且必須在t3上升沿到來之前將cpu所需數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上）；t3周期內(nèi)將數(shù)據(jù)線上的信息送到其內(nèi)部寄存器中，t4上升沿撤銷讀命令（輸入設(shè)備不再傳送數(shù)據(jù)，并且撤銷對數(shù)據(jù)總線的驅(qū)動）

t1：主模塊發(fā)地址

t2：主模塊發(fā)讀命令（提供數(shù)據(jù)）

t3：從模塊提供數(shù)據(jù)（主模塊提出寫命令，從模塊在規(guī)定時(shí)間內(nèi)將數(shù)據(jù)總線上的數(shù)據(jù)寫到地址總線所指明的單元中）

t4：主模塊撤銷命令，從模塊撤銷數(shù)據(jù)（主模塊撤銷數(shù)據(jù)和命令）

優(yōu)點(diǎn)是規(guī)定明確、統(tǒng)一，配合簡單一致，缺點(diǎn)是主從指甲你強(qiáng)制性同步，且必須在限定時(shí)間內(nèi)完成規(guī)定的要求，不同速度必須遷就慢速度，影響工作效率

同步通信一般用于總線長度較短，各部件存取時(shí)間一致的場合

這種總線系統(tǒng)中，傳輸周期越短，數(shù)據(jù)線位數(shù)直接影響傳輸率

2.異步通信

克服了同步通信的缺點(diǎn)也就是它允許各個(gè)模塊的速度不一致，沒有公共的時(shí)鐘標(biāo)準(zhǔn)，不要求所有的部件嚴(yán)格的統(tǒng)一操作時(shí)間，采用應(yīng)答方式（握手），主模塊發(fā)出請求信號時(shí)要等待從模塊反饋回來的響應(yīng)信號，再開始通信，但是需要在主從之間加上應(yīng)答線

（1）不互鎖方式

主模塊發(fā)出請求信號后，不必等待接收從模塊的回答信號，而是經(jīng)過一段時(shí)間，確認(rèn)從模塊已經(jīng)收到請求信號后，便撤銷請求信號；從模塊接收到了請求信號之后，在條件允許的時(shí)候發(fā)送回答信號，并且經(jīng)過一段時(shí)間（這段時(shí)間隨設(shè)備的不同而不同）確認(rèn)主模塊已經(jīng)收到了回答信號之后，自動撤銷回答信號，也就是沒有互鎖關(guān)系

比如cpu向著主存寫信息需要先后給出地址信號、寫命令、寫入數(shù)據(jù)就是這種方式

（2）

主模塊發(fā)出請求信號，必須等待接到從模塊的回答信號之后再撤銷請求信號，有互鎖關(guān)系，從模塊在接收到了請求信號之后發(fā)出回答信號，但是不必等待獲知主模塊的請求信號已經(jīng)撤銷，而是隔一段時(shí)間之后自動撤銷其回答信號，沒有互鎖關(guān)系，也就是說主模塊受到從模塊的鎖定而后者不必受到前者的鎖定，就稱為是半互鎖方式

比如多機(jī)系統(tǒng)中某個(gè)cpu需要訪問共享存儲器（供所有的cpu訪問的存儲器），cpu發(fā)出訪存命令之后必須收到來自于存儲器未被占用的回答信號才能真正進(jìn)行訪存操作（但是共享存儲器因?yàn)楸容^屌就不需要）

（3）

主模塊發(fā)出請求信號，必須等從模塊的回答再撤銷，后者也是，這即是全互鎖，在網(wǎng)絡(luò)通信中，通信雙方采用的就是這種方式。

異步通信可以用于并行傳送和串行傳送

半同步通信

保留了同步通信的基本特點(diǎn)，地址命令數(shù)據(jù)信號的發(fā)出時(shí)間都嚴(yán)格參照系統(tǒng)時(shí)鐘的某個(gè)前沿開始，接收方都采用系統(tǒng)時(shí)鐘后沿來進(jìn)行判斷識別，也像異步通信一樣允許不同速度的模塊和諧工作，就增設(shè)了一條wait響應(yīng)信號線，采用插入時(shí)鐘等待周期的措施來協(xié)調(diào)通信雙方的配合問題

主模塊：t1地址，t2命令，t3傳輸數(shù)據(jù)，t4結(jié)束傳輸，

但是從模塊速度慢無法在t3提供數(shù)據(jù)，就必須在t3之前通知主模塊給出低電平信號，插入一個(gè)等待周期tw（與時(shí)鐘周期同寬度），不立即從數(shù)據(jù)線上取數(shù)，若是還是低就再插，

t1：主模塊發(fā)出地址信息

t2：主模塊發(fā)出命令

t3w：低電平進(jìn)入等待

t3：從模塊提供數(shù)據(jù)

t4：主模塊撤銷讀命令，從模塊撤銷數(shù)據(jù)

適用于系統(tǒng)工作速度不高但是又包含了許多工作速度差異較大的設(shè)備組成的簡單系統(tǒng)，比起異步通信簡單，在全系統(tǒng)內(nèi)各模塊在統(tǒng)一的系統(tǒng)時(shí)鐘控制下同步工作，可靠性高，同步結(jié)構(gòu)較為方便，缺點(diǎn)是對于系統(tǒng)時(shí)鐘頻率要求不能太高，所以整體速度慢

忙碌是所有靈感和可能性的敵人，身為一個(gè)健全健康的人，我們應(yīng)該允許自己賦予自己以“空閑”的權(quán)利，否則的話，我們就跟慌不擇路的行尸走肉沒有任何區(qū)別

4.分離式通信

以上三種通信方式都是從主模塊發(fā)出地址和讀寫命令開始，直到數(shù)據(jù)傳輸結(jié)束，在整個(gè)傳輸周期中，系統(tǒng)總線的使用權(quán)完全由占有使用權(quán)的主模塊和由它所選定的從模塊占據(jù)，進(jìn)一步分析讀命令傳輸周期，發(fā)現(xiàn)除了申請總線這一階段，其余時(shí)間主要花費(fèi)在3方面

1.主模塊通過傳輸總線向從模塊發(fā)送地址和命令

2.從模塊按照命令進(jìn)行命令進(jìn)行讀數(shù)據(jù)的必要準(zhǔn)備

3.從模塊經(jīng)過數(shù)據(jù)總線向著主模塊提供數(shù)據(jù)

由2可見，對于系統(tǒng)總線，從模塊內(nèi)部讀數(shù)據(jù)過程沒有實(shí)質(zhì)性的信息傳輸，總線是空閑的，為了克服利用，在大型計(jì)算機(jī)系統(tǒng)中，總線的負(fù)載已處于飽和狀態(tài)，充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力，對于提高系統(tǒng)性能能夠起到極大的作用，為此人們又提出了分離式的通信方式，使一個(gè)傳輸周期分解為兩個(gè)子周期，第一個(gè)周期中，主模塊a在獲得總線使用權(quán)后將命令地址和其他相關(guān)信息包括編號發(fā)布到系統(tǒng)總線上（當(dāng)有多個(gè)主模塊的時(shí)候這個(gè)編號就很重要了），經(jīng)過總線傳輸之后，就由相關(guān)的模塊b接收下來，這個(gè)發(fā)布信息只占用很短的時(shí)間，發(fā)送之后立即放棄總線使用權(quán)，以便其他模塊使用，在第二周期中，b模塊收到相關(guān)信號后，選擇譯碼讀取，將所需數(shù)據(jù)準(zhǔn)備好，申請總線使用權(quán)，獲準(zhǔn)之后就將a的編號，b的地址，a所需的數(shù)據(jù)等送到總線上，由a接收，兩個(gè)周期都是單向的信息流，每個(gè)模塊都是主模塊

特點(diǎn)

1.各模塊都需要提出申請

2.得到總線使用權(quán)之后必須在限定的時(shí)間內(nèi)向著對方發(fā)送信息，采用同步方式，不再等待對方的回答信號

3.準(zhǔn)備數(shù)據(jù)的過程中都不占用總線，可以接受其他模塊的請求。

4.占用的時(shí)候都在做有效工作，發(fā)送命令或者是數(shù)據(jù)，沒有等待，充分利用了占用，實(shí)現(xiàn)了總線在多個(gè)主、從模塊間進(jìn)行信息交叉重疊并行式傳送

終于到了這里了，話說令我震驚的是一節(jié)課的內(nèi)容我竟然花了足足有三四天的時(shí)間來整理筆記，但是同時(shí)我也能夠明顯地感覺到，現(xiàn)在對于知識的學(xué)習(xí)效率要比起以前高得多，以前總是要不做要不不做，總是沒有模糊的時(shí)候，但是現(xiàn)在，卻是能夠放慢自己的節(jié)奏，以前覺得自己每一天活完了之后都看不到第二天的太陽，現(xiàn)在卻不再抱有恐懼

《狐妖小紅娘》中南國皇帝說過一句話：“年輕人不喜歡吃苦，只會拼命”

我想背后的意思就是，接受沒有奇跡的生活吧，只有接受暫且茍且的現(xiàn)在，未來才有期望的價(jià)值。

今天來復(fù)習(xí)最后一點(diǎn)知識也就是關(guān)于總線結(jié)構(gòu)的地方。

通常分為單總線結(jié)構(gòu)和多總線結(jié)構(gòu)

1.單總線結(jié)構(gòu)

將cpu、主存、io設(shè)備都掛在一組總線上，允許彼此之間直接交換信息，也便于擴(kuò)充，所有的傳送都通過這組，極易形成計(jì)算機(jī)瓶頸，也不允許兩個(gè)以上部件同時(shí)傳輸信息，會影響工作效率的提高

被小型微型計(jì)算機(jī)使用

在外部設(shè)備隨著種類數(shù)量變多而對數(shù)據(jù)傳輸數(shù)量和速度要求變高的時(shí)候，如果仍然采用單總線結(jié)構(gòu)，總線發(fā)出的控制信號依次到達(dá)很多個(gè)設(shè)備延遲時(shí)間就會影響工作效率，在數(shù)據(jù)傳輸量和速度要求不高的情況下，增加總線寬度和提高傳輸速率來解決，但是要求高的時(shí)候只能使用多總線結(jié)構(gòu)

2.多總線結(jié)構(gòu)

雙總線結(jié)構(gòu)，將io設(shè)備分離出來，通過通道與總線相連，cpu將一部分功能給通道，具有管理功能，完成外部設(shè)備與主存間的數(shù)據(jù)傳送，用于大中型計(jì)算機(jī)將io設(shè)備分類，主存總線用于cpu和主存之間傳輸，io總線供應(yīng)cpu和io設(shè)備傳遞信息，dma用于高速io設(shè)備，任意時(shí)刻只能使用一種總線，主存和dma不能同時(shí)對主存進(jìn)行存取，io總線只有cpu執(zhí)行io指令時(shí)用到

或者：

處理器與cache之間有局部總線，將兩者與設(shè)備連接（局部io控制器），cache也直接連接到系統(tǒng)總線上，就可以直接與主存交換信息，io設(shè)備與主存也不必通過cpu，而是擴(kuò)展總線，通過擴(kuò)展總線上的各類接口與io設(shè)備相連，可以支持兩種總線之間的信息傳遞，效率提高

四總線結(jié)構(gòu)（反正你要玩兒死我是吧?。?/p>

增加了一條高速總線，掛接了一些高速io設(shè)備，通過cache控制機(jī)構(gòu)中的高速總線或是高速緩沖器與系統(tǒng)總線和局部總線連接，使得這些高速設(shè)備與cpu更密切，而低速依然是擴(kuò)展總線，并且由控制之下與高速總線相連，高速設(shè)備可以很少依賴又更貼近c(diǎn)pu，各自的效率提高，cpu、高速總線、各自信號線定義可以完全不同，改變結(jié)構(gòu)也不會影響高速總線的工作

四、系統(tǒng)總線

朋友：

前端總線 FSB

總線是將信息以一個(gè)或多個(gè)源部件傳送到一個(gè)或多個(gè)目的部件的一組傳輸線。通俗的說，就是多個(gè)部件間的公共連線，用于在各個(gè)部件之間傳輸信息。人們常常以MHz表示的速度來描述總線頻率?？偩€的種類很多，前端總線的英文名字是Front Side Bus，通常用FSB表示，是將CPU連接到北橋芯片的總線。選購主板和CPU時(shí)，要注意兩者搭配問題，一般來說，如果CPU不超頻，那么前端總線是由CPU決定的，如果主板不支持CPU所需要的前端總線，系統(tǒng)就無法工作。也就是說，需要主板和CPU都支持某個(gè)前端總線，系統(tǒng)才能工作，只不過一個(gè)CPU默認(rèn)的前端總線是唯一的，因此看一個(gè)系統(tǒng)的前端總線主要看CPU就可以。

北橋芯片負(fù)責(zé)聯(lián)系內(nèi)存、顯卡等數(shù)據(jù)吞吐量最大的部件，并和南橋芯片連接。CPU就是通過前端總線（FSB）連接到北橋芯片，進(jìn)而通過北橋芯片和內(nèi)存、顯卡交換數(shù)據(jù)。前端總線是CPU和外界交換數(shù)據(jù)的最主要通道，因此前端總線的數(shù)據(jù)傳輸能力對計(jì)算機(jī)整體性能作用很大，如果沒足夠快的前端總線，再強(qiáng)的CPU也不能明顯提高計(jì)算機(jī)整體速度。數(shù)據(jù)傳輸最大帶寬取決于所有同時(shí)傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率，即數(shù)據(jù)帶寬＝（總線頻率×數(shù)據(jù)位寬）÷8。目前PC機(jī)上所能達(dá)到的前端總線頻率有266MHz、333MHz、400MHz、533MHz、800MHz幾種，前端總線頻率越大，代表著CPU與北橋芯片之間的數(shù)據(jù)傳輸能力越大，更能充分發(fā)揮出CPU的功能。現(xiàn)在的CPU技術(shù)發(fā)展很快，運(yùn)算速度提高很快，而足夠大的前端總線可以保障有足夠的數(shù)據(jù)供給給CPU，較低的前端總線將無法供給足夠的數(shù)據(jù)給CPU，這樣就限制了CPU性能得發(fā)揮，成為系統(tǒng)瓶頸。顯然同等條件下，前端總線越快，系統(tǒng)性能越好。

外頻與前端總線頻率的區(qū)別：前端總線的速度指的是CPU和北橋芯片間總線的速度，更實(shí)質(zhì)性的表示了CPU和外界數(shù)據(jù)傳輸?shù)乃俣?。而外頻的概念是建立在數(shù)字脈沖信號震蕩速度基礎(chǔ)之上的，也就是說，100MHz外頻特指數(shù)字脈沖信號在每秒鐘震蕩一萬萬次，它更多的影響了PCI及其他總線的頻率。之所以前端總線與外頻這兩個(gè)概念容易混淆，主要的原因是在以前的很長一段時(shí)間里（主要是在Pentium 4出現(xiàn)之前和剛出現(xiàn)Pentium 4時(shí)），前端總線頻率與外頻是相同的，因此往往直接稱前端總線為外頻，最終造成這樣的誤會。隨著計(jì)算機(jī)技術(shù)的發(fā)展，人們發(fā)現(xiàn)前端總線頻率需要高于外頻，因此采用了QDR（Quad Date Rate）技術(shù)，或者其他類似的技術(shù)實(shí)現(xiàn)這個(gè)目的。這些技術(shù)的原理類似于AGP的2X或者4X，它們使得前端總線的頻率成為外頻的2倍、4倍甚至更高，從此之后前端總線和外頻的區(qū)別才開始被人們重視起來。此外，在前端總線中比較特殊的是AMD64的HyperTransport。

系統(tǒng)總線

微型計(jì)算機(jī)都采用總線結(jié)構(gòu)。所謂總線就是用來傳送信息的一組通信線。微型計(jì)算機(jī)通過系統(tǒng)總線將各部件連接到一起，實(shí)現(xiàn)了微型計(jì)算機(jī)內(nèi)部各部件間的信息交換。一般情況下，CPU提供的信號需經(jīng)過總線形成電路形成系統(tǒng)總線。系統(tǒng)總線按照傳遞信息的功能來分，分為地址總線、數(shù)據(jù)總線和控制總線。這些總線提供了微處理器(CPU)與存貯器、輸入輸出接口部件的連接線?？梢哉J(rèn)為，一臺微型計(jì)算機(jī)就是以CPU為核心，其它部件全"掛接"在與CPU相連接的系統(tǒng)總線上。這種總線結(jié)構(gòu)形式，為組成微型計(jì)算機(jī)提供了方便。人們可以根據(jù)自己的需要，將規(guī)模不一的內(nèi)存和接口接到系統(tǒng)總線上，很容易形成各種規(guī)模的微型計(jì)算機(jī)。系統(tǒng)總線在微型計(jì)算機(jī)中的地位，如同人的神經(jīng)中樞系統(tǒng)，CPU通過系統(tǒng)總線對存貯器的內(nèi)容進(jìn)行讀寫，同樣通過總線，實(shí)現(xiàn)將CPU內(nèi)數(shù)據(jù)寫入外設(shè)，或由外設(shè)讀入CPU。

需要理解的是:地址總線是專門用于傳遞地址信息的,它必定是由CPU發(fā)出的。因此是單方向,即由CPU發(fā)出,傳送到各個(gè)部件或外設(shè),每個(gè)存儲單元都有一個(gè)固定的地址編碼,一個(gè)外部設(shè)備則常常有多個(gè)地址編碼,在一臺微型機(jī)中所有地址編碼都是不相重合的.8位微型機(jī)中,地址總線16條,最大存儲器編碼有=64K個(gè),而16位微型機(jī)的地址總線是20條,最大內(nèi)存編碼為=1M個(gè)。數(shù)據(jù)線用來傳送數(shù)據(jù)信號,它是雙向的,即數(shù)據(jù)既可以由CPU送到存儲器和外設(shè),也可以由存儲器和外設(shè)送到CPU。數(shù)據(jù)總線的位數(shù)(也稱總線寬度)是微型計(jì)算機(jī)的一個(gè)重要指標(biāo).它與CPU的位數(shù)相對應(yīng)。但數(shù)據(jù)的含義是廣義的,數(shù)據(jù)線上傳送的信號不一定是真正的數(shù)據(jù),可以是指令碼、狀態(tài)量、也可以是一個(gè)控制量。控制總線是用于傳送控制信號的,其中包括CPU送往存儲器和輸入/輸出接口電路的控制信號如讀信號、寫信號、中斷響應(yīng)信號、中斷請求信號、準(zhǔn)備就緒信號等。從前圖可以看出，微型計(jì)算機(jī)實(shí)質(zhì)上就是把CPU、存儲器和輸入/輸出接口電路正確的連接到系統(tǒng)總線上，而計(jì)算機(jī)應(yīng)用系統(tǒng)的硬件設(shè)計(jì)本質(zhì)上是外部設(shè)備同系統(tǒng)總線之間的總線接口電路設(shè)計(jì)問題，這種總線結(jié)構(gòu)設(shè)計(jì)是計(jì)算機(jī)硬件系統(tǒng)的一個(gè)特點(diǎn)。有關(guān)系統(tǒng)總線的詳細(xì)介紹見本章第三節(jié)。由于上述的總線是用來實(shí)現(xiàn)微型計(jì)算機(jī)內(nèi)部各部件之間信息交換的，所以系統(tǒng)總線也稱為微型計(jì)算機(jī)的內(nèi)（部）總線。與內(nèi)總線相對應(yīng)的還有一個(gè)外（部）總線概念。外部總線是指用于實(shí)現(xiàn)計(jì)算機(jī)同計(jì)算機(jī)，或計(jì)算機(jī)同其它外部設(shè)備之間信息交換的信號傳輸線

以上就是關(guān)于總線的獨(dú)立請求方式優(yōu)點(diǎn)是相關(guān)問題的回答。希望能幫到你，如有更多相關(guān)問題，您也可以聯(lián)系我們的客服進(jìn)行咨詢，客服也會為您講解更多精彩的知識和內(nèi)容。

推薦閱讀：

總線中地址線的作用是（總線中地址線的功用是）

總線的獨(dú)立請求方式優(yōu)點(diǎn)是（總線的獨(dú)立請求方式優(yōu)點(diǎn)是()）

新環(huán)境logo圖片（新環(huán)境全稱是叫什么公司）

五寸照片生成器（五寸照片生成器免費(fèi)版）